Pour gérer vos consentements :
Actualités: TENDANCES

IBM et 3M veulent construire des « building » de processeurs

Attention : monstres de puissance potentiels en approche… Notre confrère de Gizmodo.Fr (groupe Netmedia Europe, comme Channel Insider France) rapporte qu’une invention conjointe des R&D d’IBM et 3M risque bien de changer la donne en matière de puissance des processeurs.

Elle va sans doute remettre en cause la sacro-sainte évolution de la technologie qui, lorsqu’on évoquait la densité d’intégration  invitait à penser à une réduction de la longueur de grille des transistors MOS accompagnée d’une augmentation de la densité d’interconnexion de ces mêmes transistors.  La révolution vient d’une nouvelle colle ! Voilà qui aurait plu à Pierre-Gilles de Gêne, notre Prix Nobel…

Big Blue et 3M se sont pour l’occasion inspirés de l’architecture des buildings des grandes villes nés de la nécessité d’augmenter la densité de bureaux pour une surface donnée et limitée. Ils ont donc de concert mis sur pied un procédé de collage du silicium dont le principe est similaire.

A la clé : une nouvelle classe de matériau qui permet d’empiler les puces. A titre d’exemple, une tour de 100 chips n’occuperait, selon ce procédé,  que la surface d’une seule de ces puces (mais assortie bien évidemment d’un volume global sensiblement revu à la hausse. On imagine bien cependant le bond phénoménal que cela pourrait engendrer en termes de densité d’intégration !

L’empilement des coeurs processeurs augmente la puissance de la puce.

Alors, si des choses sont déjà faites en « 3D », notamment du côté d’Intel avec sa technologie « tri-gate », il s’agit plus de transistors 3D fonctionnant tout compte fait de façon similaire aux transistors 2D. En revanche, le MOS possédant une telle grille 3D serait ainsi 37 % plus performant que son équivalent planar.

Le procédé de collage des puces permettrait selon IBM « d’obtenir des CPU jusqu’à 1000 fois plus puissants qu’actuellement ». Reste à prendre en compte dans la finalisation de cette technologie, les problèmes techniques relevant de l’évacuation de la chaleur, du bonding (les connexions allant de la puce au boîtier) ainsi que des interconnexions entre les différentes puces.

Si IBM et 3M réussissaient, « à la colle », à passer à une phase de production de ces puces à un coût raisonnable, la loi de Moore devrait pour la quatrième fois être formulée (la troisième formulation confirmant que « la puissance double tous les dix-huit mois à investissements constants »).

Gérard Clech

Articles récents

Avec sa Partner Sales Engineer Community, Barracuda entend fédérer la communauté des revendeurs et MSP

Barracuda, spécialiste des solutions de cybersécurité « cloud-first », lance sa Partner Sales Engineer Community.…

3 heures années

2,8 % de pertes de CA annuel : l’impact financier des cybermenaces pour les entreprises est connu

Dans le cadre d'une enquête mondiale regroupant 1 800 participants au total, 200 décideurs informatique…

8 heures années

Dell Tech Forum : à la découverte des dernières innovations IA de Dell

Lors du Dell Tech Forum, Dell Technologies est revenue sur les dernières avancées de sa…

19 heures années

Avec TECHx : TD SYNNEX part à la rencontre de ses revendeurs en France

TD SYNNEX France introduit TECHx, un nouveau format d’événements destiné à rassembler l’écosystème IT, incluant…

21 heures années

Dell Tech Forum : l’IA au service du Channel ? Retour sur l’intervention de Sebastien Verger, CTO Dell France

Invité à s'exprimer lors de la pleinière partenaires du Dell Tech Forum, Sébastien Verger, CTO…

2 jours années

« 90% du CA de l’IA échappe au channel » : que retenir des tendances du marché présentées par Canalys sur le Dell Tech Forum ?

Invité du Dell Tech Forum 2024, Robin Ody, analyste principal EMEA de Canalys, a détaillé…

2 jours années